Pre-Post SI Simulation

Cadence Pre and Post Route Signal Analysis Solution은 고속/고집적 PCB 설계에서 신호 무결성에 필요한 PCB Design Rule의 설정을 위해 Pre Layout단계에서 SI Simulation을 통해 Trace의 물리적 설계정보를 PCB 설계자에게 제공하고 PCB 설계 완료 후에도 Post SI Simulation을 통해 실제 PCB Design Data에서의 Topology 추출 및 SI Simulation을 할 수 있는 Solution을 제공합니다.

제품 특징

• 

  Cadence Sigrity Topology Explorer

  Signal, Power 그리고 이 모두를 고려한 What-if analysis가 가능한 범용 Topology Exploration Tool로서 Interconnect Model을 활용하여 Single Board 뿐만 아니라 System Board에 대한 SI/PI 해석환경을 제공

• 

  OrCAD PCB SI

  Signal Integrity Issue를 회로설계단계에서부터 부품배치, Routing을 통한 PCB설계에 이르기까지 통합적으로 분석할 수 있는 환경을 제공하며 Pre & Post Route Topology Exploration을 통해 최상의 Interconnect 구성확인
  신호해석 및 검증과 함께 Design Flow에 의한 완벽한 PCB 설계를 통한 개발기간단축