삼성전자 S.LSI 사업부 김정기 입니다.

회로도와 PCB Layout을 동시에 띄워놓고 회로도에서 원하는 trace만 선택해서 layout을 검토해보고 싶은데 cadence에서도 이런 기능이 있는지 문의 드리고자 합니다. 기존에 Xpedition을 주로 사용했었는데 Xpedition에서는 있는 기능인데 cadence에서는 방법을 못찾겠어서 문의 드립니다.

그리고 제가 주로 하는 업무 방식은 capture CIS에서 회로도 설계 완료 후 layout은 외주 업체에 맡겨서 진행하고 Layout 검토 후 PCB 제작하는 방식으로 하고 있습니다. 회로도 작성은 어느 정도 해볼만한데 Layout이 잘된건지 검토하는 툴 사용법을 학습 했으면 합니다. PI/SI 시뮬레이션보다 trace별로 검토할 수 있는 방법을 배울 수 있는 교육이 어떤 과목인지 추천 부탁드립니다.