Design Entry HDL

web contents banner 09

Design Entry HDL Efficient definition and constraint management

PDesign Entry HDL은 복잡한 PCB 설계에서 빠르고 효율적이며, 확장성이 뛰어난 설계 Tool입니다. 계층 구조와 Library를 이용하여 Schematic을 설계함으로써 작업을 분담하여 작업 할 수 있으며, 설계된 모듈을 이용하여 새로운 PCB 설계가 가능 합니다. 또한 Allegro Tool들과 Constraint manager를 이용하여 PCB 설계 과정의 규칙을 정할 수 있습니다. Design Entry HDL는 아날로그와 디지털 시뮬레이션과 SI 해석을 위한 Allegro AMS Simulator와 FPGA 통합을 위한 옵션을 제공합니다.

Constraint Manager를 이용하여 물리적 / 전기적 규칙을 스프레드시트로 이용하여 쉽게 입력할 수 있으며, Allegro 제품들 간에 PCB 설계 규칙이 연동됩니다. 따라서 Design Entry HDL에서 설정한 PCB 설계 규칙은 PCB Editor에서 DRC 검사를 통해 설계의 오류를 체크 할 수 있어, 설계의 주기와 설계된 PCB 검증을 줄여줄 수 있습니다.

Cadence의 설계 제작 기술은 원활한 데이터 흐름과 연동성을 보장하기 위하여 Allegro 플랫폼을 따르고 있습니다. Design Entry HDL에서 설계한 내용을 Logic과 제약 조건, 부품을 비교하여 PCB 설계로 변환시킬 수 있으며, layout의 정보를 backannotation하여 PCB 설계를 확인할 수 있습니다.

Cadence 설계 제작 기술은 동일한 프로젝트에서 작업을 분담하여 할 수 있습니다. 블록을 통합하여 하나의 시스템으로 설계 가능하며, 각 블록을 개별적으로 수정하거나, 디버깅을 할 수 있습니다. 이러한 방식은 복잡한 설계나 많은 시간이 필요한 설계에 유용합니다.

기존에 설계, 블록 또는 설계 전체를 가져와 재사용함으로써 Schematic 설계 시간 및 오류를 줄여줍니다. 또한 기존에 설계된 블록을 사용함으로써 블록에 설정된 속성, 전기적 / 물리적 제약 조건과 ECSet를 재사용 가능합니다.

  • :: Key Benefits
    • PCB 및 IC 패키지 설계 시간을 단축시킬 수 있음
    • Schematic 설계과 PCB 설계을 분담하여 할 수 있음
    • constraint-driven flow를 통하여 PCB 설계에 규칙을 정할 수 있음
    • net classes, buses, extended nets, 그리고 differential pairs제공
    • 작업 시간 단축 및 유연성 있게 설계의 재사용을 지원
    • Allegro PCB Editor와 연동이 가능
    • 강력한 라이브러리 제작과 메니져 솔류션을 제공

  • :: Major Features
    • CONSTRAINT-DRIVEN DESIGN
    • FLOW VALIDATION
    • TEAM DESIGN FLOW VALIDATION
    • DESIGN REUSE SUPPORT